## **AUTOMATIC EXPOSURE TIME SETTING DEVICE FOR CAMERA** EQUIPPED WITH SOLID-STATE IMAGE PICKUP ELEMENT

Patent Number:

JP10304238

Publication date:

1998-11-13

Inventor(s):

SAKAI SUMIO; MIO KOICHI

Applicant(s)::

TOSHIBA CORP; TOSHIBA AVE CORP

Requested Patent:

III JP10304238

Application Number: JP19970104828 19970422

Priority Number(s):

IPC Classification:

H04N5/232; H04N5/335

EC Classification:

Equivalents:

#### **Abstract**

PROBLEM TO BE SOLVED: To provide an automatic exposure time setting device for a camera equipped with a solid-state image pickup element by which a proper shutter speed is calculated for image pickup for a 1V period.

SOLUTION: Signal data in the unit of lines in a horizontal direction for a 1V period (the same vertical period) are read from a CMOS image sensor 6 based on pulses SIG1/SIG2 and SIG3/SIG4 (=shutter speed) outputted from an electronic shutter(ESR) generating circuit 7a provided inside a CMOS control IC 7 controlled by a microcomputer 5. The read signal is integrated for each shutter speed by automatic exposure time setting (AE) integrating devices 7b, 7c provided inside the CMOS control IC 7, the integration result is read by the microcomputer 5 and the microcomputer 5 calculates a proper shutter speed based on the integration result by the AE integration devices 7b, 7c.

Data supplied from the esp@cenet database - 12



# (19) [[本国特群庁 (JP) (12) 公開特許公報 (A)

(11)特許出廣公開番号

# 特開平10-304238

(43)公開日 平成10年(1998)11月13日

(51) Int.Cl. 6

識別礼号

5/232 H04N

5/335

H04N 5/232

5/335

Z

E

審査請求 未請求 請求項の数8 OL (全 10 頁)

(21)出願番号

特膜平9-104828

(22)出願日

平成9年(1997)4月22日

(71) 出顕人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(71) 出願人 000221029

東芝エー・ブイ・イー株式会社

東京都港区新橋3丁目3番9号

(72)発明者 酒井 澄夫

埼玉県深谷市幡羅町1丁目9番2号 株式

会社東芝深谷工場内

(72)発明者 三尾 浩一

東京都港区新橋3丁目3番9号 東芝工

ー・ブイ・イー株式会社内


(74)代理人 弁理士 伊藤 進

#### 固体撮像素子を備えたカメラの自動露光時間設定装置 (54) 【発明の名称】

#### (57)【 契約】

1 V期間の撮像で適正なシャッタースヒード を算出可能な、固体摄像素子を備えたカメラの自動露光 時間設定装置を提供すること。

【解決手段】 マイコンちにより制御されるCMOS制 御用IC7の内部に設けられたESR発生回路でaより 出力されるパルスSIG1 'SIG2およびSIG3 SIG4 (=シャッタースピード) に基づいて、C MO Sイメージセンサー6より、1 V期間(同一V周期)の 日方向のライン単位の信号データが読み出される。読み 出された信号は、前記CMOS制御用IC7の内部に設 けられたAE積算器7b、7cによって、前記シャック ースピード毎に積算され、その積算結果がマイコントに 読み込まれ、前記AE積算器でも、7cの積算結果に基 づいて、前記マイコンちにより適正シャッタースピード が算出される。



#### 【特許請求の範囲】

【請求項1】行列に2次元に配列された複数の光電変換素子と、

該複数の光電変換素子を線単位で行方向に順次前記光電 変換素子の変換動作を初期化し、所定期間経過後に該初 期化後の該光電変換素子によって光電変換された変換信 号を読み出す読み出し制御手段と。

前記初期化から読み出しまでの時間によって特定される 落光時間を、前記光電変換素子の複数の行の読み出しい 間に前記行方向に異なる値に複数設定する露光時間設定 手段と、

前記読み出し手段からの撮像信号を前記露光時間毎にそれぞれ積算する複数の積算手段と。

前記複数の積算手段の積算結果に基づき、前記複数の露 光時間から適当な露光時間の一つを選択する露光時間決 定手段とを具備したことを特徴とする固体撮像素子を備 えたカメラの露光時間自動設定装置

【請求項2】水平方向及び垂直方向に2次元に配列された複数の光電変換素子と、・

これら光電変換素子に第1のスイッチを介して接続され 前記第1のスイッチを所定期間駆動することで該光電変 換素子の変換動作による電荷を掃き出すリセット手段 と、前記光電変換素子に第2のスイッチを介して接続され前記第2のスイッチが駆動されることで前記リセット 手段によるリセットから該第2のスイッチが駆動されるまでの該光電変換素子の変換電荷を変換信号として読み出す読み出し手段と、

前記リセット手段と前記読み出し手段を水平方向の線単位で順次動作させる制御手段であって、前記リセットから読み出しまでの時間で特定される露光時間を、垂直方向に異なる複数の値に設定する制御手段と、

前記読み出し手段からの変換信号を前記露光時間毎にそれぞれ積算する複数の積算手段と、

前記複数の積算手段の積算結果に基づき、前記複数の選 光時間から適当な露光時間の一つを選択する露光時間決 定手段とを具備したことを特徴とする固体撮像茶子を備 えたカメラの露光時間自動設定装置。

【請求項3】前記第1のスイッチは第1のレジスタで駆動され、前記第2のスイッチは第2のレジスタで駆動され、この第1及び第2のレジスタの組が前記複数の露光 40時間に対応して複数組設けられていることを特徴とする 請求項2に記載の固体撮像素子を備えたカメラの露光時間自動設定装置。

【請求項4】前記読み出し制御手段は、前記複数の光電 変換素子の変換電荷を水平方向の線単位で読み出すべ く、各行の水平方向の光電変換素子に対応して設けられ た複数の電荷蓄積素子を含み、さらに各電荷蓄積手段に 蓄積された電荷を信号として順次読み出す水平駆動手段 を備えていることを特徴とする請求項1に記載の団体撮 像素子を備えたカメラの露光時間自動設定装置。 【請求項5】前記読み出し手段は、前記複数の光電変換素子の変換電荷を水平方向の線単位で読み出すべく、各行の水平方向の光電変換素子に対応して設けられた複数の電荷蓄積素子を含み、さらに各電荷蓄積手段に蓄積された電荷を信号として順次読み出す水平駆動手段を備えていることを特徴とする請求項1に記載の固体操像素子を備えたカメラの露光時間自動設定装置。

【請求項6】前記光電変換素子は、色フィルタを介して被写体像を撮像するように構成され、前記露光時間が隣接する2行単位で設定されることを特徴とする請求項1または2に記載の固体撮像素子を備えたカメラの露光時間自動設定装置、

【請求項7】前記異なる露光時間が設定される複数の行が、行方向に所定周期で配置されるように構成されていることを特徴とする請求項1または2に記載の固体撮像素子を備えたカメラの露光時間自動設定装置。

【請求項8】前記異なる露光時間が設定される複数の行によって、1垂直期間に必要な全ての行が構成されるものであることを特徴とする請求項1に記載の固体摄像素子を備えたカメラの露光時間自動設定装置。

### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は固体撮像素子を備えたディジタルスチルカメラ等の、自動露光時間設定(AE: automatic exposure) 装置に関し、特に撮像素子として、CMOS (complementary metal oxide semicond actor: 相補型金属酸化物絶縁半導体)イメージセンサーを用いたカメラの自動露光時間設定装置の関する。【0002】

【従来の技術】従来、カラーカメラには撮像管が使用されてきた。これは、両像の画案をひとつひとつ考えるようなものではなく、いわゆる連続したアナログ信号であり、撮像管の光導電層に蓄積された画像情報は、隣接した水平方向の各情報間で、できる限り漏れを少なくするような構造で保存し、電子ビームの水平方向の連続走査によって連続信号として取り出していた。

【0003】しかし、CCD (Charge Coupled Device - 電荷結合素子)に代表される固体撮像素子が開発されて以来、撮像管は放送局用や特殊用途用以外では用いられなくなり、ほとんどが固体撮像素子に置き代えられている。

【0004】間体撮像素子の場合、前記撮像管と異なり、それぞれの画案ははっきりと独立した形で記憶されていて、撮像管の電子ビーム走査に相当するものは、クロックと呼ばれる読み出し用の基準になる連続パルスである。そして、各画素情報は信号電荷として蓄えられていて、クロックパルスで順次転送され、読み出して並べられて、テレビジョン信号となる。

【0005】一方、近年、CCDにかわる固体撮像素子
の として、CMOSイメージセンサーが開発製造されてい

る このCMOSイメージセンサー (以下、単にCMO Sセンサーともいう)は、USIメモリやプロセッサと 同じ CMOSプロセスで作製される。このため、単 電源で動作し、CCD撮像素子と比べ、超低消費電力 (約1 10)で動作する。さらに、撮像部と素子駆動 回路を1チップに集積でき、高密度な高精細画素を構成 可能であるといった優れた特徴を有する。

【0006】図7は従来のCMOSイメージセンサーの内部構成を示した図である。図7における従来のCMOSイメージセンサーは、平面上の縦横に規則止しく配列されたn行m列(n,mは自然数)のセル(フォトダイオード等の光電変換素子)10と、スイッチS1のオン・オフを制御し、各セル10に蓄えられた電荷を掃き出すい(垂直)シフトレジスター145と、前記各コンデンサ(C1、Cn)にボールドされた電荷をスイッチS3のオン・オフを制御し、図のH(水平)方向に順次読み出して、1H(1水平走査期間)分の信号として取り出す日(水平)シフトレジスター13とにより構成をれる

【0007】また、垂直シフトレジスター11a、11bには、それぞれ各レジスターをクリアして蓄積電荷の掃き出し開始位置およびタイミングを決定するパルスSIG1と電荷の読み出し開始位置およびタイミングを決定するパルスSIG2と、垂直シフトレジスター11a、14bを駆動するクロックとして供給され電荷の掃き出しライン(行)および読み出しライン(行)を決定するパルスHPが加えられている。また、水平シフトレジスター13には、このレジスター13をクリアして水平読み出し開始のタイミングを決定するパルスHDと、レジスター13を駆動して水平方向の読み出し時間を決定するクロックパルスCLKが加えられている、パルスIG、SIG、SIG2はそれぞれ垂直周期のパルスで、パルスHPは水平周期のバルスであり、パルスHDは、パルスHPを所定時間遅延したパルスである。

【①①①8】一方 図8は従来の自動露光時間設定装置を示すプロック図である。

【0009】図8における装置は、前述のCMOSイメ 40 ージセンサー1と、光電変換によって生じた電位を抽出 するためのCDS (correlation double sampling : 相 関2重サンプリング) 回路2と、アナログ信号をディジ タル信号に変換するA、D変換器3と、CMOSイメー ジセンサー出力を加算するAE積算器4 bおよび電子シャッターによる電荷蓄積時間 (シャッタースピード)を 規定するためのパルス (SIG1 SIG2)を発生するESR (electronic shutter)発生回路4 aから成る CMOS制御用1C4と、AE積算器4 bから供給され る複数の積質結果から適正なシャッタースピードを算出 50

するマイコンうとにより構成される。

【0010】前記ESR発生回路4aより出力されるパルス(SIG1・SIG2)の「例を図9に示す」 【0011】次に、図7、図8、並びに図9を参照しながら、従来の自動露光時間設定装置について説明を行っ

【〇〇12】前記図7に示す如く、セル(フォトダイオード)10は電荷掃き出し用のMOSスイッチS1と信号読み出しスイッチS2にそれぞれ接続されている。V10 レジスター11aは、パルスS1G1によりクリアされ、次の日ロバルスで1ライン目のセル10に対応するスイッチS1のみをオンにする出力を発生する。Vレジスター14aの出力は日ロバルスが加えられる度にV方向に順次1段づつシフトし、その出力が発生しているラインのスイッチS1をオンにする。これにより、セル10は、その蓄積電荷をHPパルス間隔でライン単位でV方向に順次掃き出し、スイッチS1のオン制御が解除されると電荷を蓄積していく。

【0013】Vレジスター14bはパルスSIG2でクリアされ、次のHPパルスで1ライン目のセル10に対応するスイーチS2のみをオンにする出力を発生する。それによりそれまでセル10に蓄えられた電荷がコンデンサC1~Cnに移される。この電荷の量は、パルスSIG1とハルスSIG2の間隔に比例するものであるが、VレジスターV14a、bがHPパルスで駆動されるため、実際にはその間隔はHPパルス周期の整数倍となる。

【0014】レジスター13はHPパルスに対して若干遅れたタイミングで発生するHDパルスによりクリアされ、クロックCLKによって駆動されて各コンデンサビ1~Cnに対応するスイッチS3の1のみをオンにする出力をH方向に順次出力し、これにより、コンデンサビ1~Cnの電荷がクロックCLKの周波数に対応する速度でシリアルに読み出される。

【0015】次のHPパルスによって、次のラインのスイッチS2がオンとなり、同様にそのセル10の電荷が読み出され、Hレジスター13によってシリアル信号として出力される。

【0016】以上の動作がV方向に全てのセル10に対 して行われ、1V期間の撮像信号が出力される。

【0017】パルスSIG1、2はそれぞれV周期で出りされ連続的な撮像が行われるが、各コンデンサCI~Cnに読み出される電荷の量はバルスSIG1とSIG2の時間差に比例したものとなり、SIG1パルスに対するSIG2パルスの発生タイミングを制御することにより、セル10の電荷蓄積時間の制御、即ち、露光時間(シャッタースピード)の制御を行うことが可能であることがわかる。尚、Vレジスター14a、bが日Pバルスによって駆動されるため、実際の露光時間は日Pバルスによって駆動されるため、実際の露光時間は日Pバルス周期の整数倍となる。

【9018】さて、マイコンうにより制御されるC MO S制御用1で4は、内部に設けられたESR発生回路4 a t りパルスSIG1 SIG2を出力することにより V t シスタ1 1 a 、1 4 b をそれぞれ制御し、ライン単位で V 方向に各セルの蓄積電荷を読み出してコンデンサで 1 × C n にホールドされた蓄積電荷は、Hレジスク13により日方向にスキャンされて、1 H かの信号が出力される。これをV 方向に配置されるセルの数だけ繰り返し実施することで、全セル数(全画素)分の信号(蓄積電荷・がC D S 回路 2 に出力される。

【1) (1.19】そして、CDS回路2の出力はA D変換器 3(によりディジタル信号に変換され、前記AE横算器 11)(により全セル数分の蓄積電荷が積算され、マイコン 5に出力されるようになっている。

【100211】AE測光処理は、以上のように、任意に設定したシャッタースピードに対し、CMOS制御用工C コロで、CMOSイメージセンサー1の出力の1V期間の信号データをAE積算器4により積算し、その積算結果をマイコンに読み込む。この動作を任意に選択した加通ののシャッタースピード(例えば 1/2000秒、1/500秒、1/15秒の5通り)に対し繰り返し実施し、加通りの積算結果から、マイコンにより適正シャッタースピードを算出し、撮影することで適正露出による撮像を実現している。

【ロロコ1】ところで、上記従来方式におけるAE測光処理による適正シャッタースピードの算出(AE測光処理:は、m通りのシャッタースピードによる積算処理をシリ→スに実施しているため、積算処理をm回(CMO S(メージセンサー1により1V期間の撮像をm回)実施する必要があり、前記適正なシャッタースピードを算出するのに少なからぬ時間を要する。このため、瞬間的なシャッターチャンスを逃す恐れがあるという問題があった。

#### [0022]

【発明が解決しようとする課題】上記の如く、従来の自動露光時間設定装置において為されるAE測光処理、即ち 適正シャッタースピードの算出方法は、任意に選択したシャッタースピードm通りに対し、1V期間の最像を加回繰り返し、それぞれ積算処理を実施する必要があり。前記適正なシャッタースピードを算出するのに所定の時間を要し、瞬間的なシャッターチャンスを逃す恐れがあるという問題(欠点)があった。

【1・0 23】そこで、本発明はこのような問題に鑑み、 自動露光時間設定装置において為される、AE測光処理 を高速化(1 V期間の撮像で適正なシャッタースピード を算出)し、瞬間的なシャッターチャンスを逃すことな く機像が可能な、固体撮像素子を備えたカメラの自動露 光時間設定装置を提供することを目的とするものであ [0024]

【課題を解決するための手段】請求項1記載の発明による固体撮像素子を備えたカメラの自動露光時間設定装置は、行列に2次元に配列された複数の光電変換素子と、該複数の光電変換素子を線単位で行方向に順次前記光電変換素子の変換動作を初期化し、所定期間経過後に該初期化後の該光電変換素子によって光電変換された変換信号を読み出す読み出し制御手段と、前記初期化から読み出りまでの時間によって特定される露光時間を、前記光電変換素子の複数の行の読み出しの間に前記行方向に異なる値に複数設定する露光時間設定手段と、前記読み出し手段からの撮像信号を前記露光時間毎にそれぞれ積算する複数の積算手段と、前記複数の積算手段の積算結果に基づき、前記複数の露光時間から適当な露光時間の一つを選択する霧光時間決定手段とを具備したことを特徴とするものである。

【① 025】請求項2記載の発明による固体撮像素子を 備えたカメラの自動露光時間設定装置は、水平方向及び 垂直方向に2次元に配列された複数の光電変換素子と、 これら光電変換素子に第1のスイッチを介して接続され 前記第1のスイッチを所定期間駆動することで該光電変 換素子の変換動作による電荷を掃き出すりセット手段 と、前記光電変換素子に第2のスイッチを介して接続さ れ前記第2のスイッチが駆動されることで前記リセット 手段によるリセットから該第2のスイッチが駆動される までの該光電変換素子の変換電荷を変換信号として読み 出す読み出し手段と、前記リセット手段と前記読み出し 手段を水平方向の線単位で順次動作させる制御手段であ って、前記リセットから読み出しまでの時間で特定され る露光時間を、垂直方向に異なる複数の値に設定する制 御手段と、前記読み出し手段からの変換信号を前記露光 時間毎にそれぞれ積算する複数の積算手段と、前記複数 の積算手段の積算結果に基づき、前記複数の露光時間か ら適当な露光時間の一つを選択する露光時間決定手段と を具備したことを特徴とするものである。

【0026】請求項3記載の発明による固体撮像素子を 備えたカメラの自動露光時間設定装置は、請求項2に記 裁の固体撮像素子を備えたカメラの露光時間自動設定装 置において、前記第1のスイッチが第1のレジスタで駆 動され、前記第2のスイッチが第2のレジスタで駆動され、この第1及び第2のレジスタの組が前記複数の窓光 時間に対応して複数組設けられていることを特徴とする ものである。

【①①27】請求項4記載の発明による固体損傷素子を備えたカメラの自動露光時間設定装置は、請求項1に記 我の間体損像索子を備えたカメラの露光時間自動設定装置において、前記読み出し制御手段が、前記複数の光電 変換素子の変換電荷を水平方向の線単位で読み出すべ

く、各行の水平方向の光電変換素子に対応して設けられ 60 た複数の電荷蓄積素子を含み、さらに各電荷蓄積手段に

40

蓄積された電荷を信号として順次読み出す水平駆動手段 を備えていることを特徴とするものである。

【()() 28】請求項与記載の発明による固体提像素子を 備えたカメラの自動露光時間設定装置は、請求項1に記 載の固体撮像素子を備えたカメラの麓光時間自動設定装 置において、前記読み出し手段が、前記複数の光電変換 素子の変換電荷を水平方向の線単位で読み出すべく、各 行の水平方向の光電変換素子に対応して設けられた複数 の電荷蓄積素子を含み、さらに各電荷蓄積手段に蓄積さ れた電荷を信号として順次読み出す水平駆動手段を備え ていることを特徴とするものである。

【0029】請求項6記載の発明による固体撮像素子を 備えたカメラの自動露光時間設定装置は、請求項1また は2に記載の固体撮像素子を備えたカメラの露光時間自 動設定装置において、前記光電変換素子が、色フィルタ を介して被写体像を撮像するように構成され、前記落光 時間が隣接する2行単位で設定されることを特徴とする ものである。

【003)】請求項7記載の発明による固体撮像素子を 備えたカメラの自動露光時間設定装置は、請求項1また は2に記載の固体撮像素子を備えたカメラの露光時間自 動設定装置において、前記異なる露光時間が設定される 複数の行が、行方向に所定周期で配置されるように構成 されていることを特徴とするものである。

【0031】請求項8記載の発明による固体撮像素子を 備えたカメラの自動露光時間設定装置は、請求項1に記 萩の固体撮像素子を備えたカメラの露光時間自動設定装 置において、前記異なる露光時間が設定される複数の行 によって、1垂直期間に必要な全ての行が構成されるも のであることを特徴とする。

【①①3·2】請求項1万至8に記載の発明によれば、A F測光処理 1 サイクル内(1 V期間の撮像)で、複数の シャッタースピードにて日方向のライン単位での撮像を 行って、前記各ライン毎のCMOSイメージセンサー出 力を、各シャッタースピード別に設けられた複数の積算 手段にてそれぞれ積算し、前記複数の積算手段により得 られた複数の積算結果から、マイコンにより適正シャッ タースピードを算出することにより、A E 測光処理を 1 サイクルにて実施可能としたので、AE測光処理時間を 大幅に短縮でき、これにより、瞬間的なシャッターチャ > スに対応した(シャッターチャンスを逃すことなく) 撮像が可能となる。

【0033】また、特に請求項6に記載の発明によれ ば、2ガイン単位でシャッタースピードを複数設定する よっにしたので、V方向の隣接する2ライン単位で相関 を有する。例えば、RGB原色ベイヤ配列の色フィルタ 等を採用したCMOSイメージセンサー(CMOSカラ ーイメージセンサー) に対しても適用でき、A E 測光処 理時間を大幅に短縮でき、これにより、瞬間的なシャッ ターチャンスに対応した (シャッターチャンスを逃すこ となく)摄像が可能となる。 [0034]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して説明する。図1は本発明のCMOSイ メージセンサーの内部構成を示した図である。図1にお けるCMOSイメージセンサーは、平面上縦横に規則正 しく配列された五行冊列(a.mは自然数)のセル(フ ォトダイオード等の光電変換索子)10と、スイッチS 1のオン・オフを制御して、各セル10に蓄えられた電 荷を掃き出すソレジスター11 aと、スイッチS2のオ ン・オフを制御して、各セル10に蓄えられた蓄積電荷 をコンデンサ (C1~Cn) に掃き出しホールドするV レジスター11bと、スイッチS4のオン・オフを制御 し、各セル10に蓄えられた電荷を掃き出すVレジスタ —12aと、スイッチS5のオン・オフを制御して、各 セル10に蓄えられた蓄積電荷をコンデンサ(C.1~C n)に掃き出し、ホールドするVレジスター12bと、 前記各コンデンサ(C1~Cn)にホールドされた電荷 をスイッチド3のオン・オフを制御し、図1のII方向に 順次に読み出して、1日(1水平走査期間)分の信号と して取り出すコレジスタ13とにより構成される。 【0035】また、Vレジスター11a、12aには、 電荷の掃き出し開始位置およびタイミングを決定するハ ルスSLG1、SLG3がそれぞれそのクリア(C.L. R)端子に加えられ、Vレジスター11b, 12bに は、電荷の読み出し開始位置およびタイミングを決定す るパルスSIG3. がそれぞれのクリア (CLR) 端子 に加えられている。またVレジスターV11a.11 b. 12a. 12bには、行(垂直)方向の読み出し位 置(水平ライン)を決定するHPバルスが共通に加えら 30 れている。このHPパルスは各レジスターのクロックと して動作する。さらにHレジスター13には、水平読み 出し開始位置およびタイミングを決定するHDパルスが クリア (CLR) 端子に供給され、水平方向の読み出し を順次行わせるためのクロック(CLK)パルスが加え

スターのヘア (Vレジスター12a, 12b) により第 2のシャックースピードがそれぞれ決定される。 【0036】本実施の形態では、Vレジスターのペアを **2つ設けることにより2つのシャッタースピードを設け** ているが、このVレジスターのヘアを複数設けることに よって、同一V周期におけるライン単位に、複数のシャ ッタースピードを設定することが出来る。尚、Vレジス ターとセルの接続は、前記複数のシャッタースピードの 設定数を1組として、V方向に繰り返されるように接続

られている。尚、前記バルスSIG1およびSIG2の

供給されるVレジスターのペア(Vレジスター11a.

116)により第1のシャッタースピードが決定され、

前記パルスSIG3およびSIG4の供給されるVレジ

【0037】 方、図2は木発明の自動露光時間設定装

置を示すづけ、ク国である。

【ロロミ×】国2における装置は、前述のCMOSイド ージセンサールと、光電変換によって生じた電位を抽出 するためのにDS回路2と、アナログ信号をディジタル 信号に変換するA D変換器3と 前記第1のシャック ースピードおよび第 2のシャッタースピード毎のC M O Sイベーシゼンサー出力を加算するAE積算器7b.7 (本実施ノ所継では2つ)および電子シャッターによ る電荷蓄積時間(シャッタースピード)を規定するため の(31 / 181G1 | S1G2) および (S1G3 | S +G ↑)を発生するESR発生回路7aから成るCMO S制御用1C Tと、AE積算器7bおよび7cから供給 される同一ト周期内における複数の積算結果から適正な シャッタースピードを算出するマイコンちにより構成さ

【ロロミロ】前記ESR発生回路7aより出力されるハ ルス (5-16-1 STG2) および (STG3 STG 4) e) 例を図るに示す。図のt 1およびt 2は、それ **考れの1 3 (3 1 G 1 - S 1 G 2 ) およびパルス (S 1** (33 × 10-1) によって設定されるシャッタースピー 20 ド (シャッター時間) を示している

【10.0-10】次に、図1、図2、並びに図3を参照しな がル、木発明の自動露光時間設定装置の動作について説 明を行う

【0041】マイコン5により制御されるCMOS制御 用ICでは、内部に設けられたESR発生回路できょう バルスSIG1 SIG2およびSIG3 'SIG4を 発生出力する。とによりVレジスタ11 à、11 bおよ びソレシスター2a、12bをそれぞれ制御し、ライン 単位でV方向に各セルの蓄積電荷を読み出して、コンデ シサに 1 ~C もにボールドする。コンデンサC 1 ~C n にホールドされた蓄積電荷は、Hレジスタ13によりH 方向に順次にスキャンされ、1日分の信号が出力され る。これをVh向に配置されるセルの数だけ繰り返し実 施することで、全セル数(全画素)分の信号(蓄積電 荷)か、じりS回路2に出力される。

【1)(14世】として、CDS回路2の出力はA・D変換 器3によりデージタル信号に変換され、前記AE積算器 7b.7cにより、全セル数分のライン単位の信号がシ ャッタースピード別に積算され、マイコンちに出力され 40 るよっになっている。

- 【ロロー3】 本実施の形態によるAE測光処理では、以 上のように、所定の値に設定された複数(本実施の形態 てはこつ) のシャッタースピードに対し、CMOS制御 用10万内で、CMOSイメージセンサー6の出力の1 V期間 (同一V周期) のライン単位の信号データを、A E積算器でも、7cによって、シャッタースピード毎に **枯草し、その枯草結果がマイコンちに読み込まれ、前記** AE植算器75.7cの積算結果(本実施の形態では2 つ)(1基づいて、マイコン5により適正シャッタースピー50 給される第1のVレジスターのペア(Vレジスター15

ードが算出されるようになっている。このため、従来の AE測光処理と比べ、大幅なAE測光処理時間の短縮を 実現している

【0044】なお、前記適正シャッタースピードの算出 は、マイコンラに読み込まれたAE積算器7b.7cの 精算結果の内、理想値に近い側のAE積算器7bまたは 7cに対応したシャッタースピードを前記適正シャッタ ースピードと定めてもよいし(この場合、AE積算器、 即ちシャッタースピードの数が多ければ多いほど正確な 適正値が得られる)。理想値に近い2つのAE積算器を 検出し、この2つのAE積算器に対応したシャッタース ビードから補間により理想シャッタースピードと求め、 前記ディジタルスチルカメラ等の有する(設定可能な) シャッタースピードの中から、この理想シャッタースピ ードに最も近いシャッタースピードを前記適正シャッタ **一スピードと定めるようにしてもよい。** 

【0045】次に、CMOSイメージセンサーに、RG B原色ベイヤ配列による、色フィルタが採用された場合 における 木発明の自動露光時間設定装置について説明 を行う。

【0046】RGB原色ベイヤ配列の色フィルタを採用 したC MO Sイメージセンサーの出力信号は、V方向の 隣接するライン間では異なる(相関を有しない)が2ラ イン単位では相関を有する。このため、2ライン単位で シャッタースピードを複数設定することで対応可能とな る。その一例として、CMOSイメージセンサーのVレ ジスターのペアを既述の構成の2倍に増設した場合につ いて、以下に説明を行う。

【0047】図4は本発明の他のCMOSイメージセン サーにおける内部構成を示した図である。 図1における CMOSイメージセンサーは、平面上縦横に規則正しく 配列されたn行m列(n.mは自然数)のセル(フォト ダイオード等の光電変換素子)10と、その表面上に設 けられたRGB原色ベイヤ配列の色フィルタと、各セル 1 ()に蓄えられた蓄積電荷を、スイッチS3のオン・オ フを制御して、図のH方向に順次に読み出して、1H (1水平走査期間)分の信号として取り出すHレジスタ 13とにより構成される。

【0048】また、Vレジスター15a, 15b, 16 a, 16b, 17a, 17b, 18a, 18bBLVII レジスター13には、それぞれ、蓄積電荷の掃き出し開 始位置およびタイミングを決定するパルスSIG1.S 1G1', S1G3, S1G3'と、電荷読み出し開始 位置およびタイミングを決定するパルスSIG2、SI G2', S1G4, S1G4'と、水平(1Hライン) 信号の読み出しライン(位置)を決めるパルスHPと、 水平読み出し開始位置およびタイミングを決定するHD パルスと、水平読み出し速度を決定するパルスCLKと が加えられる。尚、前記バルスSIG1、SIG2の供 a. 15b) およひ・パスSTG1 、STG2 の供給される第2のVLジスターのヘア (Nレジスター16 a. 16b) は、第1のシャッタースピードを設定するように構成され、パルスSTC3、STG4の供給される第3のVレジスターのヘア (Vレジスター17a, 17b) およびパルスSTG3 、STG4 の供給される第1のVレジスターのヘア (Vレジスター17a, 17b) は、第2のシャッタースピードを設定するように構成されている

1 1

【①①19】本実施の形態では、Vレジスターのペアを 4つ(シャッタースピードを2つ)としているが、この Vレジスターのヘアを複数(偶数倍)個設けることによ り、同一V周期におけるコライン単位に複数のシャッター スピードを設定することが出来る。尚、Vレジスター とセルの接続は、前記複数のシャッタースピード(シャッタースピードが重複する場合も含む)の設定数を1組 として、V方向に繰り返されるように接続される。

【① 6 年 6 】 一方 「図っは木発明の他の実施の形態を示 オブロック図である。同図における装置は、前述のCM OSイメージセンサーSと、光電変換によって生じた電 20 位を抽出するためのでDS回路2と、アナログ信号をデ ィジタル信号に変換するA D変換器3と、前記第1乃 至第4のVレジスターのペアの出力バルスによって出力 されるCMOSイメーシセンサー出力を加算する、AE 積算器9b,9c.9d、9c(本実施の形態では4 つ) および電子シャッターによる電荷蓄積時間 (シャッ タースピード)を規定するためのパルス(SIGI S IG2: (S161' S1G2')および(SIG 3 SIGI)、(SIG3' - SIG4')を発生す るESR発生回路 traから成るCMOS制御用1C9 と、AE積算器9b、9c、9d、9cから出力され る、同一V周期内における複数の積算結果から、適正な シャックースピートを算出するマイコンうとにより構成 される

【0051】前記ESR発生回路9aより出力されるパルス(STG1 STG2), (STG1 STG2), (STG1 STG3 2) および(STG3 STG4), (STG3 STG4), (STG3 STG4))の一例を図6に示す。図のも1およびも2は、それぞれハルス(STG1 STG2), (STG1 STG2)) およびパルス(STG3 STG4), (STG3 STG4), (STG3 STG4), によって設定されるシャックースピード(シャッター時間)を示している。【0052】次に、図1、図5、並びに図6を参照しながら、本発明の他の実施の形態の動作を説明する。【0053】マイコン5により制御されるCMOS制御

 1.2

す 読み出された蓄積電荷は、Hレジスタ13によりH 方向に順次にスキャンされ、1H分の信号が出力される。これをV方向に配置されるセルの数だけ順次に繰り返し実施することで、全セル数(全画素)分の信号(蓄積電荷)が、CDS回路2に出力される。

【①①54】そして、CDS回路2の出力はA。D変換器3によりディジタル信号に変換され、前記AE積算器96、9c、9d、9cにより、全セル数分のH方向のライン単位の蓄積電荷が、前記第1乃至第4のVレジス0 ターのペアの出力がルスにより出力されるCMOSイメージセンサー8の出力毎に積算され、マイコンうに出力されるようになっている。

【0055】尚、図写において、ESR発生回路9aからCMOSイメージセ、サー8へ、バルスSG1'〜SG4'を供給する線路の途中に介在されたスイッチは、図1に示す1ライン単位でシャッタースピードを設定する場合と、図4に示す2ライン単位でシャッタースピードを設定する場合とで、バルスの供給を切換えるためのスイッチである。2ライン単位でシャッタースピードを設定する場合は、バルスSTG1とSTG1'、STG4とSTG4'がそれぞれ同じパルスとなるように切換えられる。

【0056】本実施の形態によるAE測光処理では、以上のように、所定の値に設定された複数(本実施の形態では2つ)のシャッタースピードに対し、CMOS制御用1C9内で、CMOSイメージセンサー8の出力の1V期間(同一V周期)のライン単位の信号データを、AE積算器9b、9c、9d、9eにより積算し、その積30算結果がマイコン5に読み込まれ、前記AE積算器9bとAE積算器9cの積算結果の和と、AE積算器9dとAE積算器9cの積算結果の和に基づいて、マイコン5により比較され適正シャッタースピードが算出される。このため、前述の実施の形態におけるAE測光処理と同様、従来のAE測光処理と比較して、大幅なAE測光処理時間の規縮を実現している。

【0057】尚、上記発明の実施の形態では、説明の都合上、2つのシャッタースピードによってAE測光処理を行う場合についてのみ説明したが、さらに多くのシャッタースピードによってAE測光処理を行うことにより、より正確なAE測光処理を行うことが可能である。【0058】また、以上の説明では、AE積算器はA。D変換器の出力をそのまま積算するものとして説明したが、シャッタースピードに関与されるのが基本的に撮像した信号の明暗部分であるため、ATD変換器の出力から輝度信号成分を分離してそれを積算するように構成してもよいものである。

[0059]

40

【発明の効果】以上述べたように本発明によれば、適正 シャッタースピードを算出するAE測光処理において、

13

同一い周期内に複数のシャッタースピードによるAE積 算結果が得られ、従来のAE測光処理に比べ、格段のA E測光処理時間の短縮が実現できる。また、これにより、瞬間的なシャッターチャンスに対応可能となる。

【図面の簡単な説明】

【図1】本発明のCMOSイメージセンサーの内部構成を示した図である。

【図2】本発明の固体操像素子を備えたカメラの自動露 光時間設定装置を示す。「ロック図である。

【図3】ESE発生回路ディより出力されるバルスの一例を示す図である。

【図4】 本発明の他のCMOS(メージセンサーの内部 構成を示した図である。

【図5】本発明の他の間体操像素子を備えたカメラの自動露光時間設定装置を呈すプロック図である。

【図6】 ESR発生回路のaより出力されるパルスの一例を示す図である。

【図7】従来のC MOS (メージセンサーの内部構成を

示した国である

【図8】 従来の固体撮像素子を備えたカメラの自動露光 時間設定装置を示したブロック図である。

【図9】ESE発生回路4 a より出力されるバルスの一例を示す図である。

#### 【符号の説明】

1() …セル (光電変換素子)

13 …Hレジスター

11a, 11b, 12a, 12b…Vレジスター

O S1. S4…MOSスイッチ(電荷掃き出し用)

S2、S5…MOSスイッチ(信号読み出し用)

C1~Cn…コンデンサ


SIG1 …蓄積電荷掃き出し位置バルス

S + G 2 …電子シャッターの位置(電荷読み出し位置)パルス


IIP …水平(1 Hライン)信号の読み出しライン (位置) 指定パルス

でして …水平読み出し時間指示パルス


【图1】



[図3]




【図5】



【[図9]



[[2] 2]



[[3]4]

